(19) 世界知的所有権機関 国際事務局



T ERREK BUNDER DI BERHA BERH BERH BERH BERH BER FOR DI BERHA BURER BURER BURER BERHA BERHADI DER DER BURER BER

(43) 国際公開日 2004年10月28日(28.10.2004)

PCT

(10) 国際公開番号 WO 2004/093105 A1

(51) 国際特許分類7:

17/00, H01G 4/12, H05K 3/46

H01F 41/04.

(21) 国際出願番号:

PCT/JP2004/005308

(22) 国際出願日:

2004年4月14日(14.04.2004)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願2003-110399

2003年4月15日(15.04.2003) JР

(71) 出願人(米国を除く全ての指定国について): TDK 株式会社 (TDK CORPORATION) [JP/JP]; 〒1038272 東京都中央区日本橋一丁目13番1号 Tokyo (JP).

(72) 発明者; および

(75) 発明者/出願人 (米国についてのみ): 吉田 政奉 (YOSHIDA, Masayuki) [JP/JP]; 〒1038272 東京都中央 区日本橋一丁目13番1号TDK株式会社内 Tokyo (JP). 青木 俊二 (AOKI, Shunji) [JP/JP]; 〒1038272 東 京都中央区日本橋一丁目13番1号 TDK株式会 社内 Tokyo (JP). 須藤 純一 (SUTOH, Junichi) [JP/JP]; 〒1038272 東京都中央区日本橋一丁目13番1号 TDK株式会社内 Tokyo (JP). 渡辺 源一 (WATAN-ABE, Genichi) [JP/JP]; 〒1038272 東京都中央区日本 橋一丁目13番1号 TDK株式会社内 Tokyo (JP).


(74) 代理人: 岡部 正夫 , 外(OKABE, Masao et al.); 〒 1000005 東京都千代田区丸の内3丁目2番3号富士 ビル602号 Tokyo (JP).

(81) 指定国(表示のない限り、全ての種類の国内保護が 可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM,

/続葉有/

(54) Title: METHOD OF FORMING SHEET HAVING FOREIGN MATERIAL PORTIONS USED FOR FORMING MULTI-LAYER WIRING BOARD AND SHEET HAVING FOREIGN PORTIONS

(54) 発明の名称: 多層配線基板形成に用いられる異材質部を有するシート形成方法および異材質部を有するシート



(57) Abstract: A method of producing a sheet and a sheet capable of contributing to the higher integration, downsizing, reliability enhancing or the like of laminated electronic components. The production method comprises the steps of forming a layer consisting of positive resist on a support, repeating respective processes of exposing and developing the layer and bonding a material having desired electric characteristics to an obtained pattern space, and then removing the support. The method produces a sheet comprising portions having an aspect ratio of at least one at patterns and having at least three kinds of different physical properties.

(57) 要約: 本発明は、積層型の電子部品に関し、その 高集積化、小型化、高信頼性化等に寄与し得るシー トの製造方法およびシートの提供を目的とする。当 該目的達成のため、本発明にかかる製造方法におい ては、支持体上にポジレジストからなる層を形成し、 当眩層に対して露光、現像および得られたパターン 空間に対しての所望の電気特性を有する物質の付着 の各処理を繰り返して施し、その後支持体を除去す る。当眩手法により、パターンにおけるアスペクト 比1以上の3種類以上の異なる物性を有する部分か らなるシートを提供する。

WO 2004/093105 A1

DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

(84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY,

CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

添付公開書類:

一 国際調査報告書

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

明細書

多層配線基板形成に用いられる異材質部を有するシート形成方法 および異材質部を有するシート

5

10

25

技術分野

本発明は、積層インダクタおよび積層コンデンサに代表される、受動部品等を内蔵したいわゆる多層配線基板を例とする積層型の電子部品に関する。より詳細には、多層配線基板を製造する際に用いられるいわゆるセラミックグリーンシートに関し、種々の材質からなる部分を包含する単一のセラミックグリーンシートの製造方法に関するものである。

背景技術

近年、電子機器の高性能化、あるいは携帯機器の急速な普及に伴って、電子部品はその高密度実装化と共に高周波特性の改善も求められるようになってきている。当該要求に応えるために、電子部品の生産工程においても、素子の微細化あるいは高精度な製造を可能とする製造方法の検討が行われている。これらを開示する文献として、例えば特開2001-85264号公報、特開2000-331858号公報、特開2001-76959号公報、特開2000-331858号公報、特開2000-331858号公報、特開2001-111223号公報、特開2000-183530号公報、及び特開平10-12455号公報が挙げられる。

例えば、電子部品としていわゆる積層セラミックインダクタを例に取り、その製造方法について簡単に述べる。まず、所定の電気特性を有するセラミック 粉末と有機系のパインダとを混合して得られるスラリーを、PETフィルム等

10

15

20

25

の支持体上に厚膜塗布する。このようにして得られた絶縁体層上に、更に金属 粉末と有機系バインダとからなる金属ペーストを、所定のパターンに印刷して 電極層を形成する。この電極層は、セラミックインダクタにおけるインダクタ 本体の一部を構成する。

このようにして得られた絶縁体上にインダクタの一部が形成されたシートと、絶縁体のみからなるシートとを積層する。その際、個々のシートにおける電極層各々を、絶縁体シートの中に設けた導電部(ポスト)を介して電気的に接続することにより、セラミックインダクタ本体となる積層体が形成される。当該積層体を形成後、更に焼成、端面電極の形成等の処理を施すことにより、積層セラミックインダクタが得られる。セラミックインダクタ以外の積層型電子部品等の製造方法においても、基本的には前述の製造工程に準じた工程が行われる。

しかしながら、前述の製造方法においては、各層の形状、厚さ、焼成時の収縮率等のばらつきに起因して、より高性能を有した電子部品の提供には限界が生じていた。そこで本出願人は、前述の特開2001-85264号公報あるいは特開2001-110662号公報に示す様な電子部品の製造方法を提案し、要求される電子部品の高性能化に対応しようとしている。

例えば、特開2001-85264号公報には、電子部品の一つである、いわゆる積層セラミックコンデンサの製造方法が開示されている。当該製造方法においては、具体的には、まず、予め導電処理が為された支持体表面に対して、感光性を有する有機系バインダとセラミック粉末とを混合して得られた感光性スラリーが所定厚さ塗布される。なお、当該感光性スラリーは電着技術により形成されることとしても良い。続いて、フォトマスクを介して、当該感光性スラリーに対する紫外線による露光処理、および現像液による現像処理が為され、空間部とセラミック部とからなる層が、支持体上に形成される。

ここで、電着技術により、この空間部に対して Ni 粉とアクリル系樹脂から

10

25

なる共析被膜を、セラミック部とほぼ同じ厚さとなるように析出させる。このようにして得られた、セラミック部と Ni 粉末を含む共析被膜部とからなるシートを、一体ものとして支持体から剥離し、当該シートに対して積層、焼成、端面電極の形成等の処理を施すことにより、積層セラミックコンデンサを得ることとしている。また、特開2001-110662号公報には、いわゆる積層セラミックインダクタの形成方法が開示されており、当該製造方法においても、支持体上へのセラミック部と空間部との形成、当該空間部への Ag 粉を有する共析被膜の形成等が述べられている。

前述の特開2001-85264号公報あるいは特開2001-1106 62号公報に係る電子部品等の製造方法によれば、支持体上に形成されたシート自体にはセラミック部と共析被膜部とにおける膜厚の相違はなく、略均一な厚さとなっている。従って、従来の単純なセラミックパターンと電極パターンとを積層する方法と比較して、焼成処理等に起因する電気特性の変化が少なく、所望の電気特性を有する電子部品が再現性良く得られることとなる。

15 現在、電子機器等に用いられる信号の高周波化がGHz帯にまで及んでおり、 前述の電子部品等においても、これに対応するために、伝送線路の低容量化、 接合部での低抵抗化等、更なる高性能化が望まれている。同時に、携帯用端末 への提供のために、更なる高集積化、小型化も望まれている。前述の製造方法 によって得られるシートに関しても、例えばその薄膜化、あるいは導電性ペー スト等の材質の最適化と並行して進めることで、ある程度の対応は可能と思わ れる。

しかしながら、前述の製造方法によって得られるシートは、セラミック部と 共析被膜部との2種類の材料から構成されるのみである。従って、一シートあ たり絶縁体一種類と導電体一種類からなるという制限が、電子部品製造上常に 課せられている。その結果、1)回路設計に制限が生じ、あるレベルからの高 集積化が阻害される、2)例えばインダクタを含む電子部品を形成しようとし

た場合等では、積層する層数が極端に増加し、あるレベルからの小型化が阻害される、3)層数が増加することによって層間接続部が増加し、信頼性が低下する恐れがある、等の事態を招くことが考えられる。

また、感光性スラリーは、先にも述べたように、感光性を有する有機系バインダとセラミック粉末とを混合することで得られている。このセラミック粉末は、露光時において紫外線を散乱等させる効果を通常有している。このため、露光時においてパターンエッジが滲む等の現象が生じる。その結果、従来においては、形成すべき配線パターンの厚さとその幅との比率を、アスペクト比(厚さ÷幅)としてとった場合、約0.5~0.67がその上限となっていた。

10 特開2001-110662号公報には、当該状況に対応するために方法が 開示されている。具体的には、基台上に形成されたネガレジストのみからなる 層をパターニングし、パターニング後に形成された空間に対して電着技術を用 いてセラミック部分を形成し、パターニングされたレジスト層を除去し、除去 後に形成された空間部に対して電着技術によって導電性を有した部分を形成 している。

当該方法によれば、上述のパターンエッジの滲み等を生じず、従ってパターン精度の高いシートを形成することが可能となる。しかしながら、当該方法においても、上述の一シートあたり絶縁体一種類と導電体一種類からなるという制限は、やはり常に課せられている。従って、上述の1)乃至3)等の事態が生じ得る蓋然性は、当該方法においても同様と考えられる。

発明の開示

20

本発明は、上記状況に鑑みて為されたものであり、積層セラミックコンデンサ、積層セラミックインダクタ等のいわゆる積層型の電子部品に関し、その高 集積化、小型化、高信頼性化等に寄与し得るシートを製造する方法を提供する ことを目的としている。

10

15

20

25

上記課題を解決するために、本発明に係るシート形成方法は、積層型の電子部品を形成する際にその各層として用いられるシートの形成方法であって、支持体上に、露光された部分が現像液によって除去される感光性の物質を所定厚さ付着させる工程と、感光性物質に対して所定のパターンを形成するための露光処理を施し、露光処理されたパターンを現像液によって現像除去する処理を施し、感光性物質が除去された部分に対して所望の電気的特性を有する物質を付着する処理を施し、支持体上にシートあるいはシートの一部を形成する工程と、シートから支持体を除去する工程とを含むことを特徴としている。

なお、上記方法においては、露光処理、現像処理および付着処理からなる工程は複数回繰り返されることが好ましい。また、上記方法においては、露光処理、現像処理および付着処理からなる工程において、所望の電気特性を有する物質に換えて、感光性の物質を付着する処理が含まれることが好ましい。

さらに、上記方法においては、露光されない部分が現像液によって除去される、所望の電気特性を有する感光性の物質を付着させる工程と、所望の電気特性を有する感光性の物質を露光および現像して更なるパターン空間を形成する処理と、パターン空間に所望の電気特性を有する物質あるいは更なる感光性の物質を付着させる処理からなる工程とをさらに含むことが好ましい。

また、上記課題を解決するために、本発明に係るシートは、積層型の電子部品を形成する際にその各層として用いられるシートであって、少なくとも3種類のそれぞれ異なった物性を有する部分を有し、部分を形成する際に、露光された部分が現像液によって除去される感光性の物質の付着処理、前記感光性物質の露光処理、前記感光性物質の現像処理、および前記現像処理により得られた空間部への前記部分の少なくともひとつの付着形成処理が行われ、部分の内、最も厚さの厚い部分における厚さと幅との比率をアスペクト比(厚さ÷幅)としてとった場合、当該アスペクト比の値が1以上であることを特徴としている。なお、上記シートにおいては、シートが延在する平面方向において、異なる

物性を有する部分がそれぞれ形成されることが好ましい。また、上述のシート においては、シートの厚さ方向において、異なる物性を有する部分が形成され ることが好ましい。

また、上記課題を解決するために、本発明に係るシートは、積層型の電子部品を形成する際にその各層として用いられるシートであって、第一の厚さを有し、且つ第一の領域に形成された導電性の内部電極と、第二の厚さを有し、且つ第一の領域上であって第一の領域よりも小さい第二の領域に形成された導電性のポストと、内部電極およびポストを包含する絶縁性の物質とを有し、少なくともポストは、露光された部分が現像液によって除去される感光性の物質の付着処理、感光性物質の露光処理、感光性物質の現像処理、および現像処理により得られた空間部への導電性の物質の付着処理からなる工程により形成されており、その内部電極およびポストの内少なくとも一方の形成厚さとその幅との比率をアスペクト比(厚さ・幅)としてとった場合、当該アスペクト比の値が1以上であることを特徴としている。

15

20

10

5

図面の簡単な説明

図1は、本発明にかかるシートの形成方法を示すフローチャートである。

図2は、本発明にかかるシートの形成方法を示すフローチャートである。

図3は、本発明により得られたシートを用いて作製した積層方インダクタの 断面概略を示す図である。

図4A は、図3に示すインダクタを線4A-4A にて切断しこれを上面から見た状態の概略を示す図である。

図4B は、図3に示すインダクタを線4B-4B にて切断しこれを上面から見た状態の概略を示す図である。

25 図 5 A は、図 3 に示すシート L 4 を形成する工程を示すフローチャートである。

図 5B は、図 3 に示すシート L4 を形成する工程を示すフローチャートである。

図 5 C は、図 3 に示すシート L 4 を形成する工程を示すフローチャートである。

5

10

15

20

発明を実施するための最良の形態

本発明の実施の形態に係るシートの形成方法を、フローチャートとして図1に示している。なお、図1は、各工程におけるシートについて、これをその厚さ方向に切断した場合の断面構成を示している。また、例示するシートは、XY(平面)方向およびZ(厚さ)方向において、おのおの異なる材料からなる部分を画成して有することとしている。以下、図面を参照して、シート形成方法の詳細に付いて述べる。

まず、導電処理が施された支持体1の表面上に、ポジレジストからなる層3を電着処理により所定厚さ形成し、ステップ1の状態のシートを得る。なお、本発明におけるポジレジストは、光の照射によって露光された部分が現像液による現像処理によって除去される感光性の物質をさす。続いて、不図示の第一のマスクを介した紫外線等によるポジレジスト層3の露光処理、および現像液による現像処理を行う。当該処理によって、ポジレジスト層において露光された部分のみが除去され、支持体1上には未露光のポジレジスト層3と第一の空間部分5とが形成される(ステップ2)。第一の空間部分5に対しては、電着処理によって、絶縁材部を形成する。本実施例においては、絶縁材として、例えば低誘電率材料からなる部分7を形成する(ステップ3)。なお、本実施例においては、低誘電率材料からなる部分7の形成厚さは、ポジレジスト層3の厚さと略一致させている。

25 低誘電率材部分 7 形成後、未露光のポジレジスト層 3 に対して、不図示の第 二のマスクを介しての露光処理および現像液による現像処理を行う。当該処理

10

25

により、ポジレジスト層3における露光部分の除去が行われ、更に第二の空間部分9が形成される(ステップ4)。第二の空間部分9に対しては、電着処理によって、新たな絶縁材部を形成する。本実施例においては、絶縁材として、例えば高透磁率材料からなる部分11を形成する(ステップ5)。なお、本実施例においては、高透磁率材部分11の形成厚さも、ポジレジスト層3の厚さと略一致させている。

続いて、残存する未露光のポジレジスト層3に対し、更に、不図示の第三のマスクを介しての露光処理および現像液による現像処理を行う。当該処理により、ポジレジスト層3における露光部分の除去が行われ、更に第三の空間部分13が形成される(ステップ6)。第三の空間部分13に対しては、電着処理によって、第一の導電体からなる部分15を形成する。なお、本実施例においては、第一の導電体部分15の形成時において、その形成厚さは、ポジレジスト層3の厚さより薄くすることとし、第三の空間部13を第一の導電体部分15の上部に残存させている(ステップ7)。

15 この第三の空間部分13の残存部分に対して、電着処理によって、再度ポジレジストからなる第二の層17を形成する(ステップ8)。その際、第二のポジレジスト層17は、その最表面がポジレジスト層3、低誘電率材部分7等の表面と略一致するまで、形成されることが望ましい。第二のポジレジスト層17に対しては、不図示の第四のマスクを介した露光処理および現像液による現像処理を行う。当該処理により、第二のポジレジスト層17における露光部分の除去が行われ、第四の空間部分19が形成される(ステップ9)。

第四の空間部分19に対しては、電着処理によって、更なる絶縁材部を形成する。本実施例においては、当該絶縁材として、例えば低透磁率材料からなる部分21を形成する(ステップ10)。なお、本実施例においては、低透磁率材部分21は、その最表面がポジレジスト層3、低誘電率材部分7等の表面と略一致するまで、形成される。その後、残存する第二のポジレジスト層17に

10

15

20

25

対しての、露光処理および現像液による現像処理を行う。当該処理により、残存する第二のポジレジスト層17の除去が行われ、第五の空間部分23が形成される(ステップ11)。

第五の空間部分23に対しては、電着処理によって、第二の導電体からなる部分25を形成する。なお、本実施例においては、第二の導電体部分25は、その最表面がポジレジスト層3、低誘電率材部分7等の表面と略一致するまで、形成される。また、本実施例においては、第一の導電体部分15を構成する材料と、第二の導電体部分25を構成する材料は同一としている。以上の工程を経て得られたシートから、支持体1を剥離することにより、実際に電子部品を形成する際の素材となるシートが得られる。

(変形例)

続いて、本発明にかかるシート形成方法を、その内部に回路パターン (いわゆるパターン) および層間接続材 (いわゆるポスト) を有するシートに対して用いた場合を説明する。図 2 に当該シートの形成方法をフローチャートとして示す。なお、図中、各ステップに示される図は、図 1 と同様に各工程におけるシートの断面を示すものである。

まず、導電処理が施された支持体1の表面上に、ポジレジストからなる層3 を電着処理により形成し、ステップ1の状態のシートを得る。続いて、不図示 の第一のマスクを介した紫外線等によるポジレジスト層3の露光処理、および 現像液による現像処理を行う。当該処理によって、ポジレジスト層において露 光された部分のみが除去され、支持体1上には未露光のポジレジスト層3と第 一の空間部分5とが形成される(ステップ2)。第一の空間部5に対しては、 電着処理によって、絶縁材部を形成する。本実施例においては、絶縁材として、 例えば低誘電率材料からなる部分7を形成する(ステップ3)。なお、本実施 例においては、低誘電率材部分7の形成厚さは、ポジレジスト層3の厚さと略 一致させている。

10

15

20

低誘電率材部分7形成後、未露光のポジレジスト層3に対して、不図示の第二のマスクを介しての露光処理および現像液による現像処理を行う。当該処理により、ポジレジスト層3における露光部分の除去が行われ、更に第二の空間部分9が形成される(ステップ4)。第二の空間部分9に対しては、電着処理によって、新たな絶縁材部を形成する。本実施例においては、絶縁材として、例えば高透磁率材料からなる部分11を形成する(ステップ5)。なお、本実施例においては、高透磁率材部分11の形成厚さも、ポジレジスト層3の厚さと略一致させている。

続いて、残存する未露光のポジレジスト層3に対し、更に、不図示の第三のマスクを介しての露光処理および現像液による現像処理を行う。当該処理により、ポジレジスト層3における露光部分の除去が行われ、更に第三の空間部分13が形成される(ステップ6)。第三の空間部分13に対しては、電着処理によって、第一の導電体からなる部分15を形成する。第一の導電体部分15は、当該シートにおけるパターンとしての機能を有する。なお、本実施例においては、第一の導電体部分15の形成時において、その形成厚さは、ポジレジスト層3の厚さより薄くすることとし、第三の空間部13を第一の導電体部分15の上部に残存させている(ステップ7)。

この第三の空間部分13の残存部分に対して、電着処理によって、再度ポジレジストからなる第二の層17を形成する(ステップ8)。その際、第二のポジレジスト層17は、その最表面がポジレジスト層3、低誘電率材部分7等の表面と略一致するまで、形成されることが望ましい。第二のポジレジスト層17に対しては、不図示の第四のマスクを介した露光処理および現像液による現像処理を行う。当該処理により、第二のポジレジスト層17における露光部分の除去が行われ、第四の空間部分19が形成される(ステップ9)。

25 第四の空間部分19に対しては、電着処理によって、更なる絶縁材部を形成 する。本実施例においては、当該絶縁材として、例えば低透磁率材料からなる

10

25

部分21を形成する(ステップ10)。なお、本実施例においては、低透磁率材部分21は、その最表面がポジレジスト層3、低誘電率材部分7等の表面と略一致するまで、形成される。その後、残存する第二のポジレジスト層17に対しての、露光処理および現像液による現像処理を行う。当該処理により、残存する第二のポジレジスト層17の除去が行われ、第五の空間部分23が形成される(ステップ11)。

第五の空間部分23に対しては、電着処理によって、第二の導電体からなる部分25を形成する(ステップ12)。第二の導電体部分25は、当該シートにおいてポストとしての機能を有する。なお、本実施例においては、第二の導電体部分25は、その最表面がポジレジスト層3、低誘電率材部分7等の表面と略一致するまで、形成される。また、本実施例においては、第一の導電体部分15を構成する材料と、第二の導電体部分25を構成する材料は同一としている。以上の工程を経て得られたシートから、支持体1を剥離することにより、その内部にパターンおよびポストを有するシートが得られる。

15 上述のごとく、本発明の実施により、低誘電率材料、低透磁率材料、高透磁率材料、導電体等、複数種類(この場合は三種類以上)の材料を、XY(平面)方向および Z(厚さ)方向に画成して有するシート、あるいはその内部にパターンとポストとを有するシートを形成することが可能となる。また、本発明においては、光等を散乱させる要素を有しないポジレジスト単体からなる層に対して、露光および現像の処理を施し、その結果得られたパターンを用いて、各材料からなる部分の形成を行っている。

従って、パターン精度が高く、且つパターンエッジにおけるにじみ等が何ら存在しない良好な画成状態を有したシートを得ることが可能となる。また、ポジレジスト単体からなる層を用いるため、露光処理による露光可能な層厚さはポジレジストの特性のみに起因している。

具体的には、以上の方法を用いることによって、従来技術によっては不可能

WO 2004/093105 PCT/JP2004/005308

とされていた、異なる物性からなる3種類以上の部分を有し、且つこれら各部分中最も厚い部分における厚さとその幅との比率をアスペクト比(厚さ÷幅)としてとった場合、当該アスペクト比の値が1以上となるシートを提供することが可能となる。また、パターンとポストとを包含するシートの場合には、形成厚さとその幅との比が1以上となるポストを包含するシートの形成が可能となる。

5

10

25

なお、本実施例においては、各部分を構成する材料、すなわち所望の電気的 特性を有する物質として低誘電率材料、低透磁率材料、高透磁率材料、導電体 を用いているが、本発明はこれら材料に限定されず、得ようとするシートの構 成等に応じて適宜変更されることが望ましい。すなわち、複数種類、少なくと も3種類のそれぞれ異なった物性を有する部分を、平面方向あるいは厚さ方向 に形成することが可能である。従って、露光、現像および電着の各処理を繰り 返す回数は、シート構成に応じて本実施例より減少させるあるいは増加させる ことが好ましい。

さらに、電着処理時に前述のポジレジスト、あるいは所望の電気特性を有する粉体を含有するポジあるいはネガの特性を有するレジスト(感光性物質)を電着することとしても良い。この場合、次工程等においてこれらレジストに対して露光、現像等の処理がさらに施されることとなる。なお、ここで述べたネガレジストとは、光の照射によって露光された部分以外の部分が現像液によって現像される感光性の物質をさす。

具体的には、たとえば低透磁率を特性として有する絶縁粉とネガレジストとを混成して得られるネガ材料を、図1中、ステップ7における第三の空間部分13に電着形成することとしても良い。当該ネガ材料に露光および現像を施すことによって、低透磁率材部分21および第五の空間部分23(ステップ11参照)とを一度に形成することができる。先にも述べたように、粉体を包含したネガレジストは、パターン精度等に関して相対的にポジレジストに劣ると考

えられる。しかしながら、パターン精度の許容値等を考慮して、本発明にかかる製造方法において、部分的にネガレジストからなる材料を用いることによって、工程の短縮が可能となる。

また、電着処理による各部分の形成厚さも、本実施例の如くポジレジスト層3の厚さによって規定せず、得ようとするシートの構成等に応じて、適宜定めることも可能である。例えば、積層-圧着の工程を経る際に、積層されるシート間における導電体部分の接続状態を良好な物とすべく、追加の導電体部分をセラミック部分3の上面より盛り上げる構成とする等、各部分の形成状態を改変しても良い。

10 また、第一および第二の導電体部分は同一材料としているが、これを異なる 材料からなることとしても良い。更に、これら導電体部分の形成に電着処理を 用いずにメッキ法等、本実施例とは異なる手法によってこれらを形成すること としても良い。また、導電体部分を形成する際に、ポジレジストの電着、露光、 現像、導電体の電着の各処理を更に繰り返すこととし、Z(厚さ)方向におい て更なる構成を付加することとしても良い。

(本発明により得られたシートを用いて作製した電子部品の具体例)

以上述べた本発明にかかる方法に対し、適宜変更を加えることで得られた複数種類のシートを積層してなるセラミックインダクタの一例を図3に示す。図3はセラミックインダクタをその積層方向に切断した断面の構成を模式的に示すものである。当該インダクタはシートL1~L8を積層して構成されている。各々のシートには、導電体部分A(A1、A2)、低誘電率材料からなる第一の絶縁体部分B、高透磁率材料からなる第二の絶縁体部分C(C1、C2)、第二の絶縁体部分Cより低い透磁率を有する材料からなる第三の絶縁体部 Dが、任意に含まれている。各々のシート構成について、以下簡単にシートL4を例として説明する。

図3中、平面4A-4AにでシートL4を切断し、これを図中矢印方向から

10

15

見た図を図4Aに、平面4B-4BにてシートL4を切断し、これを図中矢印方向から見た図を図4Bにそれぞれ示す。図4Aに示すように、当該シート下部において、中央部の高透磁率材部分C1は、インダクタにおける芯材として作用する。導電体部分A1は高透磁率材部分C1の略半周を取り囲むように形成されており、インダクタ回路の一部を形成している。

高透磁率材部分C1の残りの周囲には、低透磁率材部分Dが形成されている。 当該絶縁体部分Dは、シート積層時に、上下方向で重なり合う導電体部分A1 間を絶縁するための絶縁部として作用する。これら導電体部分A1および低透 磁率部分Dの周囲には高透磁率材部分C2が配置されており、当該部分は高透 磁率材部分C1と共に磁束量を増加させる効果を持つ絶縁体部分として作用 する。さらにその周囲には、低誘電率材料である、第一の絶縁体部分Bが保護 層を形成している。

図4Bに示すように、シートL4上部においては、低透磁率材部分Dからなる絶縁体部分が芯材である高透磁率材部分C1のほぼ全周を取り巻くように形成されている。この低透磁率材部分Dは、シート積層時に、上下方向で重なり合う導電体部分A1間を絶縁するための絶縁部として作用する。また、芯材の周囲の一部にのみ導電体部分A2が形成されている。当該導電体部分A2は、個々のシートに形成されたインダクタにおける回路の一部を各々接続するための接続用の導電体部分、いわゆるポストとして作用する。

20 以上述べた如く、シートL4は、その内部に、芯材、芯材の略半周に巻き回されたインダクタにおける回路の一部、この回路の一部を他のシートにおける回路の一部と接続するためのポスト、各シートにおける回路部個々の間の絶縁を果たす絶縁体、芯材と共に磁束量を増加させるインダクタ周囲に配置された絶縁体、およびその周囲の保護材部分を有している。当該構成を有するシートを予め複数枚作製し、個々のシートにおける回路部の端部と、ポストの端部とが各々連続的に接続されるように積層することにより、図3に示すインダクタ

10

15

20

25

本体が形成される。

(電子部品製造用のシート形成方法具体例)

次に、本発明を用いて、図4Aおよび4Bに示すシートL4を実際に形成する際の工程について、図5A~5Cに示すフローチャートを参照して説明する。なお、フローチャートに示される各図は、図1あるいは図2に示した如く、各工程におけるシートの断面を示している。すなわち、図4Aおよび4Bにおける線 I·I に沿ってシートL4を切断した際の断面については図5Aに、線 II·II における断面については図5Bに、また線 III·III における断面については図5 Cに、各々の形状の変化をそれぞれ示している。また、前述の図1あるいは図2において示した実施例における構成と同様の構成については、同一の参照符号を用いることとする。

まず、導電処理が施された支持体1の表面上に、ポジレジストからなる層3を電着処理により形成し、ステップ101の状態のシートを得る。続いて、不図示の第一のマスクを介した紫外線等によるポジレジスト層3の露光処理、および現像液による現像処理を行う。第一のマスクは、図4Aおよび4Bにおける低誘電率材部分Bに対応する領域を露光する形状を有している。

当該処理によって、ポジレジスト層において露光された部分のみが除去され、支持体1上には未露光のポジレジスト層3と第一の空間部分5とが形成される(ステップ102)。第一の空間部5に対しては、電着処理によって、低誘電率材料からなる部分7を形成する(ステップ103)。なお、低誘電率材部分7の形成厚さは、ポジレジスト層3の厚さと略一致させている。当該低誘電率材部分7は、シートL4における低誘電率材部分Bに対応する。

低誘電率材部分7形成後、未露光のポジレジスト層3に対して、不図示の第二のマスクを介しての露光処理および現像液による現像処理を行う。第二のマスクは、図4Aおよび4Bにおける高透磁率材部分C1およびC2に対応する領域を露光する形状を有している。当該処理により、ポジレジスト層3におけ

10

15

20

る露光部分の除去が行われ、更に第二の空間部分9が形成される(ステップ104)。

第二の空間部分9に対しては、電着処理によって、高透磁率材料からなる部分11を形成する(ステップ105)。なお、高透磁率材部分11の形成厚さも、ポジレジスト層3の厚さと略一致させている。断面 II·II における中央部の高透磁率部分11は、シート L4における芯材となる部分 C1に対応し、その他の高透磁率材部分11は、シート L4におけるインダクタ等の外周の部分 C2に対応する。

続いて、残存する未露光のポジレジスト層3に対し、更に、不図示の第二'のマスクを介しての露光処理および現像液による現像処理を行う。第二'のマスクは、図4Aにおける低透磁率材部分Dに対応する領域を露光する形状を有している。当該処理により、ポジレジスト層3における露光部分の除去が行われ、更に第二'の空間部分12が形成される(ステップ106)。第二'の空間部分12に対しては、電着処理によって、低透磁率材部分14を形成する(ステップ107)。なお、低透磁率材部分14の形成厚さも、ポジレジスト層3の厚さと略一致させている。低透磁率材部分14は、シートL4において、図4Aにおける低透磁率材部分D、およびその上面に位置する図4Bにおける低透磁率材部分Dに対応する。

更に、残存する未露光のポジレジスト層3に対し、更に、不図示の第三のマスクを介しての露光処理および現像液による現像処理を行う。第三のマスクは、図4Aにおける導電体部分A1に対応する領域を露光する形状を有している。 当該処理により、ポジレジスト層3における露光部分の除去が行われ、更に第三の空間部分13が形成される(ステップ108)。

第三の空間部分13に対しては、電着処理によって、第一の導電体からなる 25 部分15を形成する。なお、本実施例においては、第一の導電体部分15の形 成時において、その形成厚さは、ポジレジスト層3の厚さより薄くすることと

10

15

20

25

し、第三の空間部13を第一の導電体部分15の上部に残存させている(ステップ109)。第一の導電体部分は、シート L4 における導電体部分 A1 に対応する。

この第三の空間部分13の残存部分に対して、電着処理によって、再度ポジレジストからなる第二の層17を形成する(ステップ110)。その際、第二のポジレジスト層17は、その最表面がポジレジスト層3、低誘電率材部分7等の表面と略一致するまで、形成されることが望ましい。第二のポジレジスト層17に対しては、不図示の第四のマスクを介した露光処理および現像液による現像処理を行う。第四のマスクは、図4Bにおける低透磁率材部分Dに対応する領域を露光する形状を有している。当該処理により、第二のポジレジスト層17における露光部分の除去が行われ、第四の空間部分19が形成される(ステップ111)。

第四の空間部分19に対しては、電着処理によって、低透磁率材料からなる部分21を形成する(ステップ112)。なお、本実施例においては、低透磁率材部分21は、その最表面がポジレジスト層3、低誘電率材部分7等の表面と略一致するまで、形成される。低透磁率材部分21は、シートL4において、図4Bにおける低透磁率材部分Dに対応する。その後、残存する第二のポジレジスト層17に対しての、露光処理および現像液による現像処理を行う。当該処理により、残存する第二のポジレジスト層17の除去が行われ、第五の空間部分23が形成される(ステップ113)。

第五の空間部分23に対しては、電着処理によって、第二の導電体からなる部分25を形成する。なお、本実施例においては、第二の導電体部分25は、その最表面がポジレジスト層3、低誘電率材部分7等の表面と略一致するまで、形成される。また、本実施例においては、第一の導電体部分15を構成する材料と、第二の導電体部分25を構成する材料は同一としている。以上の工程を経て得られたシートから、支持体1を剥離および残存するポジレジスト層3の

10

15

20

除去を行うことにより、実際に電子部品を形成する際の素材となるシートL4 が得られる。以上の構成を得ることにより、従来からの積層セラミックインダ クタより更に優れた特性を有するインダクタを提供することが可能となる。

本発明によれば、異なる種々の材料を同一シート内に形成することが可能である。従って、図3に示したようなインダクタを構成することが可能であり、浮遊容量、クロストーク等をより低下し、更に小型化且つ高集積化を達成した積層型の電子部品の製造が可能となる。また、図中明示されていないが、本発明に係るシートを用いることによって、インダクタ本体端部を外部端子に接続するの配線等の配置を、インダクタ形成時に任意の配置に引き回すことも可能となる。

従って、これら配線部の配置の適正化を図ることも容易となる。すなわち、本発明に係る構成のシートを用いることによりa)回路設計の自由度が向上してより高集積化が可能となる、b)複合回路部品形成の際においても、同等の特性を有する電子部品を製造した場合であっても積層層数をむしろ減少させて電子部品としての小型化を図ることが可能である、更にc)層数の減少に伴って層間での配線の接続が減り、信頼性が向上し、更には電子部品が完成に至るまでの工程数の短縮が見込める、といった効果が得られる。

なお、本発明に係るシートに関してその形成方法について前述したが、ここで述べられた支持体等、各種材料に関しては特に限定されない。支持体としては、ステンレス系の薄板、導電処理が表面に為されたPETフィルム、導電処理が表面に為されたガラス基板等、種々の材料が使用可能である。また、支持体表面に離型用の処理を施す場合があるが、当該処理としては、Ni・PTFE、ステンレス粉末とテフロン樹脂またはシリコン樹脂等との混合複合被膜の表面形成等がある。

25 また、導電体部を形成する電着工程において用いる金属粉としては Ag、Cu、Ni 等の粉体が使用可能である。ポジレジストに関しては、本実施例において特

10

15

に規定していないが、その粘度、感光性等を勘案し、導電体、絶縁対等の材料の選択も含め、種々の材料から適宜選択されることが望ましい。また、上述のシート形成方法においては、導電体部分の形成についても、電着形成することとしている。しかしながら、更なる材料形成の必要がない場合には、この導電体部分を電着技術の一つであるメッキにより形成することとし、導電体部分がほぼ金属からのみ構成されることとしても良い。

また、本発明に係るシートにおける各部分およびポジレジストは、各々電着技術を用いてその形成工程が為されている。しかしながら、本発明はこれに限定されず、ペーストの塗布等、通常の膜形成に用いられる種々の方法を用いることが可能である。しかしながら、上述したように、導電体部分の形成に関しては、導電性をより高める観点から、メッキ等の技術によることが好ましい場合も考えられ、導電体部の形成をメッキ等により行えるようにその製造工程を構築することが望ましいと考えられる。

また、本発明にかかるシート形成方法は、ポジレジストを用いることによって上述の種々の効果を得ているものであるが、本発明の内容は、上述の実施例に限定されない。例えば、素子形成において、パターン精度等がそれほど要求されない部分に対しては、従来技術と同様のネガレジストを用いたパターン形成を部分的に用いる等、ポジレジストとネガレジストとを併用することとしても良い。

20 本発明に係るシート形成方法、すなわち、ポジレジスト層に対して、露光、現像および現像により得られたパターン空間に対する所望の材料を電着形成する各処理を繰り返して施す手法により、XY方向において3種類以上の、また Z 方向において複数種類の異材質からなる部分が、その内部に高精度に配置されたシートを得ることが可能となる。また、ポジレジスト単体からなる層に対して露光および現像の処理を施してパターン空間を形成することにより、パターンの厚さとその幅の比、いわゆるアスペクト比において1以上、1.0~

10

15

20

1. 5、すなわち従来と比較して約1. $5\sim3$. 0倍のパターンが得られることとなる。

また、本発明によれば、各種パターンを高精度ならびに高い位置精度等にて形成することが可能となることから、a)回路設計の自由度が向上し、より高集積化することが可能となる、b)シートー層に対しての回路の高集積化により積層総数の低減が可能となり、電子部品としての小型化が可能となる、c)積層数の現象に伴って各層間における接続個所が減少し、信頼性の向上あるいは工程の短縮化が可能となる、d)各種材料をより適当な位置に形成することが可能となり、積層型電子部品としての性能向上が可能となる、およびe)これらの効果の積み重ねによって電子部品の製造工程におけるコストパフォーマンスを向上させることが可能となる、といった効果が得られる

また、更に、寸法精度等の高いシートが得られることから、f) 各シートにおける層間接続部材間の位置精度も向上し、接続信頼性が向上する、g) 層間接続部材の形状をより小さなものへと最適化することが可能であり、より高集積化が可能である、およびh) 層間接続部材を、厚さを有するシートに内在させることが可能となり、層間接続部材に関する部分の強度を考慮した従来の設計等と比較してその自由度が向上し、更にはハンドリングが安定することによって積層精度を更に向上させることが可能になる、等の効果も得られる。

また、電着等の処理によって必要部分にのみ層形成が為されることから、材料の無駄が無く、製造コストの低減が図れる。更に、各種シートを形成後、これらを積層して電子部品を得ることから、電子部品に求められる特性に応じて、積層するシートの種類あるいは積層形式等を変更することが可能である。従って、本発明に係るシートを用いることによって、多品種少量生産にも対応可能な電子部品の製造工程の構築が容易である。

25 なお、所望の電気特性を有する粉末と有機系のバインダとからなる、いわゆるネガレジストからなるスラリーを用い、このパターニングと電着処理とを行

う従来技術は、得られるパターン精度が本発明と比較して大きく劣っている。 しかしながら、製品の要求精度、例えば電気特性のばらつきの許容値に応じて、 本発明に係るポジレジストを用いた工程を部分的に用いることによって、上述 の効果を部分的に得ることも可能である。

5

10

請求の範囲

1. 積層型の電子部品を形成する際にその各層として用いられるシートの形成方法であって、

支持体上に、露光された部分が現像液によって除去される感光性の物質を所定厚さ付着させる工程と

前記感光性物質に対して所定のパターンを形成するための露光処理を施し、前記露光処理されたパターンを前記現像液によって現像除去する処理を施し、前記感光性物質が除去された部分に対して所望の電気的特性を有する物質を付着する処理を施し、前記支持体上に前記シートあるいは前記シートの一部を形成する工程と、

前記シートから前記支持体を除去する工程とを含むことを特徴とする シート形成方法。

- 2. 前記露光処理、現像処理および付着処理からなる工程は複数回繰り返されることを特徴とする請求項1記載のシート形成方法。
- 15 3. 前記露光処理、現像処理および付着処理からなる工程において、 前記所望の電気特性を有する物質に換えて、前記感光性の物質を付着する処理 が含まれることを特徴とする請求項1記載のシート形成方法。
 - 4. 露光されない部分が現像液によって除去される、所望の電気特性を有する感光性の物質を付着させる工程と、
- 20 前記所望の電気特性を有する感光性の物質を露光および現像して更なるパターン空間を形成する処理と、前記パターン空間に所望の電気特性を有する物質あるいは更なる感光性の物質を付着させる処理からなる工程とをさらに含むことを特徴とする請求項1記載のシート形成方法。
- 5. 積層型の電子部品を形成する際にその各層として用いられる 25 シートであって、

少なくとも 3 種類のそれぞれ異なった物性を有する部分を有し、前記

15

20

部分を形成する際に、露光された部分が現像液によって除去される感光性の物質の付着処理、前記感光性物質の露光処理、前記感光性物質の現像処理、および前記現像処理により得られた空間部への前記部分の少なくともひとつの付着形成処理が行われ、

前記部分の内、最も厚さの厚い部分における厚さと幅との比が1以上 であることを特徴とするシート。

- 6. 前記シートが延在する平面方向において、前記異なる物性を有する部分がそれぞれ形成されることを特徴とする請求項5記載のシート
- 7. 前記シートの厚さ方向において、前記異なる物性を有する部分 10 が形成されることを特徴とする請求項5記載のシート。
 - 8. 積層型の電子部品を形成する際にその各層として用いられる シートであって、

第一の厚さを有し、且つ第一の領域に形成された導電性の内部電極と、

第二の厚さを有し、且つ前記第一の領域上であって前記第一の領域よりも小さい第二の領域に形成された導電性のポストと、

前記内部電極および前記ポストを包含する絶縁性の物質とを有し、

少なくとも前記ポストは、露光された部分が現像液によって除去される感光性の物質の付着処理、前記感光性物質の露光処理、前記感光性物質の現像処理、および前記現像処理により得られた空間部への導電性の物質の付着処理からなる工程により形成され、

前記内部電極および前記ポストの内少なくとも一方の形成厚さとその幅との比率が1以上であることを特徴とするシート。

FIG. 1





FIG. 2






FIG. 3




FIG. 4A




FIG. 4B




FIG. 5A




FIG. 5B





FIG. 5C



INTERNATIONAL SEARCH REPORT

International application No.

A 61 466177		PCT/JP	2004/005308				
A. CLASSIFICATION OF SUBJECT MATTER Int.Cl ⁷ H01F41/04, 17/00, H01G4/12, H05K3/46							
According to International Patent Classification (IPC) or to both national classification and IPC							
B. FIELDS SE							
Minimum documentation searched (classification system followed by classification symbols) Int.Cl ⁷ H01F41/04, 17/00, H01G4/12, H05K3/46							
Documentation s	searched other than minimum documentation to the ext	ent that such documents are included in the	ne fields searched				
Kokai J	itsuyo Shinan Koho 1971-2004 J	oroku Jitsuyo Shinan Koho itsuyo Shinan Toroku Koho	1994-2004 1996-2004				
Electronic data b	pase consulted during the international search (name of	data base and, where practicable, search t	erms used)				
	·	. , , , , , , , , , , , , , , , , , , ,					
C. DOCUMEN	ITS CONSIDERED TO BE RELEVANT	·					
Category*	Citation of document, with indication, where a	ppropriate, of the relevant passages	Relevant to claim No.				
Y	JP 2000-40633 A (Murata Mfg.		1-7				
x	UB rebruary, 2000 (08.02.00)	,	8				
	Full text; all drawings & US 2003/38372 Al & US	CETEO10					
	4 05 2005/365/2 AI	6555913 B	Í				
Y	JP 11-186097 A (Matsushita E	Electric Industrial	1-4				
i	Co., Ltd.),		1				
	09 July, 1999 (09.07.99), Claim 1						
	& EP 938107 A2 & US	2001/20754 A1					
	& US 6413456 B1						
Y	JP 2001-110662 A (TDK Corp.)						
	20 April, 2001 (20.04.01),	•	1-4				
	Par. No. [0025]						
ľ	(Family: none)						
	·						
	cuments are listed in the continuation of Box C.	See patent family annex.					
opecial careg	ories of cited documents: fining the general state of the art which is not considered	"T" later document published after the into	mational filing date or priority				
to be of partic	cular relevance	date and not in conflict with the applic the principle or theory underlying the i	ation but cited to understand nvention				
filing date	ation or patent but published on or after the international	"X" document of particular relevance, the considered novel or cannot be consi	claimed invention cannot be				
"L" document whe	nich may throw doubts on priority claim(s) or which is blish the publication date of another citation or other	step when the document is taken alone					
special reason	(as specified)	"Y" document of particular relevance; the considered to involve an inventive	gien when the document in				
"P" document pul	erring to an oral disclosure, use, exhibition or other means blished prior to the international filing date but later than	combined with one or more other such being obvious to a person skilled in the	documents such combination 1				
the priority date claimed "&" document member of the same patent family							
Date of the second seco							
31 May,	2004 (31.05.04)	Date of mailing of the international sear 15 June, 2004 (15.0	ch report (6.04)				
Name and mailing address of the ISA/		Authorized officer					
Japanese Patent Office							
Facsimi's No. Telephone No.							
mr. PCT/ISA/210 (second sheet) (January 2004)							

INTERNATIONAL SEARCH REPORT

International application No.

Continuation	n). DOCUMENTS CONSIDERED TO BE RELEVANT	PCT/JP20	004/005308
			
Category*	Citation of document, with indication, where appropriate, of the relevant p	assages	Relevant to claim N
. 1	JP 59-32115 A (Toko, Inc.), 21 February, 1984 (21.02.84), Full text; all drawings (Family: none)		5-7
Y	JP 2001-267167 A (Mitsubishi Electric Corp. 28 September, 2001 (28.09.01), Par. Nos. [0022] to [0029]; Fig. 3 (Family: none)),	5-7
A	JP 9-199663 A (Fujitsu Ltd.), 31 July, 1997 (31.07.97), Full text; all drawings & US 5722162 A1 & US 5930890 A1		8
A	JP 2000-182870 A (TDK Corp.), 30 June, 2000 (30.06.00), Full text; all drawings (Family: none)		1-8
·		·	
			•

A. 発明の属する分野の分類(国際特許分類(IPC))

Int. Cl' H01F 41/04, 17/00, H01G 4/12, H05K 3/46

B. 調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int. Cl' H01F 41/04, 17/00, H01G 4/12, H05K 3/46

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報

1922-1996年

日本国公開実用新案公報

1971-2004年

日本国登録実用新案公報

1994-2004年

日本国実用新案登録公報

1996-2004年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献				
引用文献の	いて配のりれる人獣			
カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号		
X X	JP 2000-40633 A (株式会社村田製作所) 2000.02.08,全文,全図 & US 2003/383 72 A1 & US 6555913 B	1 - 7 8		
Y	JP 11-186097 A (松下電器産業株式会社) 1999. 07. 09, 【請求項1】 & EP 938107 A2 & US 2001/20754 A1 & US 641 3456 B1	1 – 4		
Y	JP 2001-110662 A (ティーディーケイ株式会社)	1 – 4		
(V) (## c/k) 1 1 1 1 1 1 1 1 1				

区欄の続きにも文献が列挙されている。

□ パテントファミリーに関する別紙を参照。

- * 引用文献のカテゴリー
- 「A」特に関連のある文献ではなく、一般的技術水準を示す もの
- 「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する 文献(理由を付す)
- 「O」ロ頭による開示、使用、展示等に含及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

- の日の後に公表された文献
- 「T」国際出願日又は優先日後に公表された文献であって 出願と矛盾するものではなく、発明の原理又は理論 の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査を完了した日 31.05.2004 国際調査機関の名称及びあて先 日本国特許庁 (ISA/JP) 郵便番号100-8915 東京都千代田区段が関三丁目4番3号

国際調査報告の発送日 特許庁審査官 (権限のある職員) 山田 正文 電話番号 03-3581-1101 内線 3565

C. Inna		ESKERS ICI/ JF 20	
C (続き). 引用文献の	2172/100		
カテゴリー*	十一・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・		関連する 請求の範囲の番号
	2001. 04. 20, [0025] (ファミリーなし)	
Y	JP 59-32115 A (東光株式会 1984.02.21,全文,全図 (ファ	会社) ァミリーなし)	5 – 7
Y	JP 2001-267167 A (三妻 2001.09.28,【0022】~ ミリーなし)	菱電機株式会社) 【0029】,図3(ファ	5 — 7
A	JP 9-199663 A (富士通株式 1997.07.31,全文,全図 & A1 & US 5930890 A1	C会社) US 5722162	8
A	JP 2000-182870 A (ティ 2000.06.30,全文,全図 (ファ	ーディーケイ株式会社) ・ミリーなし)	1-8
総ポロCTノェ c	A /010 /ma a		